ircuitBoard），中文名称为印制电路板，又称印刷电路板、印刷线路板，是重要的

　　2.走线：实现集成电路等各种电子元器件之间的布线和电气连接（信号传输）或电绝缘。提供所要求的电气特性，如特性阻抗等。

　　3.绿油和丝印：为自动装配提供阻焊图形，为元器件插装、检查、维修提供识别字符和图形。

　　从1903年至今,若以PCB组装技术的应用和发展角度来看,可分为三个阶段

　　(1)减小器件孔的尺寸，但受到元件引脚的刚性及插装精度的限制，孔径≥0.8mm

　　(2)缩小线)增加层数：单面—双面—4层—6层—8层—10层—12层—64层

　　1.导通孔的作用：仅起到电气互连的作用，孔径可以尽可能的小，堵上孔也可以。

　　a.埋盲孔结构优点：提高布线以上、减小PCB尺寸或减少层数、提高可靠性、改善了特性阻抗控制，减小了串扰、噪声或失真（因线短，孔小）

　　级封装(CSP)阶段PCBCSP开始进入急剧的变革于发展之中,推动PCB技术不断向前发展， PCB工业

　　(3)避免形成非可焊性的Cu3Sn的出现， Cu3Sn出现的原因是锡量不足，如Sn/Pb合金涂覆层太薄，焊点组成由可焊的Cu6Sn5– Cu4Sn3-- Cu3Sn2—不可焊的Cu3Sn

　　化学镀Ni/Au是指PCB连接盘上化学镀Ni(厚度≥3um)后再镀上一层0.05-0.15um薄金，或镀上一层厚金(0.3-0.5um)。由于化学镀层均匀，共面性好，并可提供多次焊接性能，因此具有推广应用的趋势。其中镀薄金（0.05-0.1um）是为了保护Ni的可焊性，而镀厚金（0.3-0.5um）是为了线焊(wire bonding)工艺需要。

　　a.作为Au、Cu之间的隔离层，防止它们之间相互扩散，造成其扩散部位呈疏松状态。

　　Au是Ni的保护层，厚度0.05-0.15之间，不能太薄，因金的气孔性较大如果太薄不能很好的保护Ni，造成Ni氧化。其厚度也不能>

　　0.15um，因焊点中会形成金铜合金Au3Au2(脆 ),当焊点中Au超过3%时，可焊性变差。

　　（1）.布线层包括顶层/底层/中间布线）.丝印层包括顶层丝印/底层丝印；

　　（5）.另外还要生成钻孔文件NCDrill。2. 如果电源层设置为Split/Mixed ，那么在

　　6. 设置阻焊层的Layer 时选择过孔表示过孔上不加阻焊。一般过孔都会组焊层覆盖。

　　3. 原、付边隔离带标识清楚PCB的原、付边隔离带清晰，中间有虚线. PCB板安规标识应明确齐全。

　　2、时钟线.建议先走时钟线M的时钟线inch的时钟线.如果时钟线有过孔，在过孔的相邻位置，在第二层（地层）和第三层（电源层）之间加一个旁路电容、如图2.5-1所示，以确保时钟线换层后，参考层（相邻层）的高频电流的回路连续。旁路电容所在的电源层必须是过孔穿过的电源层，并尽可能地靠近过孔，旁路电容与过孔的间距最大不超过300MIL。

　　时钟、复位、100M以上信号以及一些关键的总线信号不能跨分割，至少有一个完整平面，优选GND平面。

　　所有信号的高频返回途径都直接位于相邻层信号线的正下方。在信号下面设置一个实体层可以显著减少信号完整性和时序问题，这个实体层可以为该信号提供直接回路。当走线与层分割交叉不可避免时，应使用一个 0.01 uF 回路电容。如图所示，当使用回路电容时，应尽可能靠近信号线与层分割的交叉点布置回路电容。

　　6.1 跨岛出现在电源岛与电源岛之间。此时时钟线在第四层的背面走线，第三层(电源层)有两个电源岛，且第四层的走线必须跨过这两个岛.

　　6.2 跨岛出现在电源岛与地岛之间。此时时钟线在第四层的背面走线，第三层(电源层)的一个电源岛中间有一块地岛，且第四层的走线必须跨过这两个岛。

　　6.3 跨岛出现在地岛与地层之间。此时时钟线在第一层走线，第二层(地层)的中间有一块地岛，且第一层的走线必须跨过地岛，相当于地线 时钟线下面没有铺铜。若条件限制实在做不到不穿岛，保证频率大于等于66M的时钟线M的时钟线若穿岛，必须加一个去耦电容形成镜像通路。以图6.1为例，在两个电源岛之间并靠近跨岛的时钟线.当面临两个过孔和一次穿岛的取舍时，选一次穿岛。

　　8.时钟线MIL以上，并且不要和I/O线并行走，若实在做不到，时钟线与I/O口线.时钟线走在第四层时，时钟线的参考层（电源平面）应尽量为时钟供电的那个电源面上，以其他电源面为参考的时钟越少越好，另外，频率大于等于66M的时钟线.时钟线.时钟线打线时进去的线和出去的线应该尽量远。尽量避免类似图A和图C所示的打线方式，若时钟线需换层，避免采用图E的打线方式，采用图F的打线.时钟线连接BGA等器件时，若时钟线换层，尽量避免采用图G的走线形式,过孔不要在BGA下面走,最好采用图H的走线.注意各个时钟信号，不要忽略任何一个时钟，包括AUDIO CODEC的AC_BITCLK，尤其注意的是FS3-FS0,虽然说从名称上看不是时钟，但实际上跑的是时钟，要加以注意。

　　电容器，这些电容器放置在易损元件的电源和地之间。旁路电容减少了电荷注入，保持了电源与接地端口的电压差。

　　2.pcb边需留5mm工艺边（机器夹持PCB最小间距要求），同时应保证集成电路引脚中心距小于0.65mm的芯片要距离板边大于13mm(含工艺边)；板四角用Ф5圆弧倒角。pcb应采用拼板方式，从目前pcb翅曲程度考虑，最佳拼接长度约为200mm，（设备加工尺寸：长度最大为330mm；宽度最大为250mm），在宽度方向尽量不拼以防止在生产过程中弯曲。

　　4） 为保证贴装精度的要求，SMT要求：每块PCB内必须至少有一对符合设计要求的可供SMT机器识别的MARK点，同时必须有单板MARK(拼板时)，拼板MARK或组合MARK只起辅助定位的作用。5） 拼板时，每一单板的MARK点相对位置必须一样。不能因为任何原因而挪动拼板中任一单板上MARK点的位置，而导致各单板MARK点位置不对称；6） PCB上所有MARK点只有满足：在同一对角线上且成对出现的两个MARK，方才有效。因此MARK点都必须成对出现，才能使用（MARK点位置图）。

　　7） MARK点（空旷区边缘）距离PCB边缘必须≥5.0mm（机器夹持PCB最小间距要求）

　　A. Mark点标记最小的直径为1.0mm，最大直径是3.0mm,Mark点标记在同一块印制板上尺寸变化不能超过25 微米；B. 特别强调：同一板号PCB上所有Mark点的大小必须一致（包括不同厂家生产的同一板号的PCB）；

　　在Mark点标记周围，必须有一块没有其它电路特征或标记的空旷面积。空旷区圆半径 r≥2R , R为MARK点半径,r达到3R时，机器识别效果更好。

　　10） 材料Mark点标记可以是裸铜、清澈的防氧化涂层保护的裸铜。如果使用阻焊(soldermask)，不应该覆盖Mark点或其空旷区域

　　单面布局时，只需元件面放置基准点。. A5 I5 ^0 L- z1 m+ P PCB双面布局时，基准点双面放置。双面放置的基准点，除镜像拼板外，正反两面的基准点位置要求基本一致。

　　拼板基准点和单元基准点数量各为三个。在板边呈“L”形分布，尽量远离。拼板基准点的位置要求见下图A。

　　采用镜相对称拼板时，辅助边上的基准点必须满足翻转后重合的要求，参见下图B

　　，晶体附近或者下面不要布其他信号线：在时钟发生电路、晶体下使用地平面，若其他信号穿过该平面，违反了映像平面功能，如果让信号穿越这个地平面的话，就会存在很小的地环路并影响地平面的连续性，这些地环路在高频时将会产生问题。

　　若时钟外壳为金属，则PCB设计时一定要在晶体下方铺铜，并保证此部分与完整的地平面有良好的电气连接（通过多孔接地）。

　　SMT封装的晶体将比金属外壳的晶体有更多的射频能量辐射：因为表贴晶体大多是塑料封装，晶体内部的射频电流会向空间辐射并耦合到其他器件。

　　时钟传输线要求及PCB分层时钟走线原则：在紧邻时钟走线层安排完整的映像平面层，减小走线的长度并进行阻抗控制。

　　错误的跨层走线和阻抗不匹配会导致：走线使用过孔和跳转导致映像回路的不完整性；

　　时钟信号的布线时钟线一定要走在多层PCB板的内层。并且一定要走带状线；如果要走在外层，只能走微带线。走在内层能保证完整的映像平面，它可以提供一个低阻抗射频传输路径，并产生磁通量，以抵消它们的源传输线的磁通量，源和返回路径的距离越近，则消磁就越好。由于增强了消磁能力，高密PCB板的每个完整平面映像层可提供6－8dB的抑制。时钟布多层板的好处：有一层或者多层可以专门用于完整的电源和地平面，可以设计成好的去藕系统，减小地环路的面积，降低了差模辐射，减小了EMI，减小了信号和电源返回路径的阻抗水平，可以保持全程走线阻抗的一致性，减小了邻近走线间的串扰等。

　　EMC）的要求来确定所采用的电路板结构半岛bd体育，也就是决定采用4层，6层，还是更多层数的电路板。确定层数之后，再确定内电层的放置位置以及如何在这些层上分布不同的信号。这就是多层PCB层叠结构的选择问题。层叠结构是影响PCB板EMC性能的一个重要因素，也是抑制电磁干扰的一个重要手段。本节将介绍多层PCB板层叠结构的相关内容。对于电源、地的层数以及信号层数确定后，它们之间的相对排布位置是每一个PCB工程师都不能回避的话题

　　1、确定多层PCB板的层叠结构需要考虑较多的因素。从布线方面来说，层数越多越利于布线，但是制板成本和难度也会随之增加。对于生产厂家来说，层叠结构对称与否是PCB板制造时需要关注的焦点，所以层数的选择需要考虑各方面半岛bd体育的需求，以达到最佳的平衡。对于有经验的设计人员来说，在完成元器件的预布局后，会对PCB的布线瓶颈处进行重点分析。结合其他

　　分析电路板的布线密度；再综合有特殊布线要求的信号线如差分线、敏感信号线等的数量和种类来确定信号层的层数；然后根据电源的种类、隔离和抗干扰的要求来确定内电层的数目。这样，整个电路板的板层数目就基本确定了。

　　2、元件面下面（第二层）为地平面，提供器件屏蔽层以及为顶层布线提供参考平面；敏感信号层应该与一个内电层相邻（内部电源/地层），利用内电层的大铜膜来为信号层提供屏蔽。电路中的高速信号传输层应该是信号中间层，并且夹在两个内电层之间。这样两个内电层的铜膜可以为高速信号传输提供电磁屏蔽，同时也能有效地将高速信号的辐射限制在两个内电层之间，不对外造成干扰。

　　注：具体PCB的层的设置时，要对以上原则进行灵活掌握，在领会以上原则的基础上，根据实际单板的需求，如：是否需要一关键布线层、电源、地平面的分割情况等，确定层的排布，切忌生搬硬套，或抠住一点不放。

　　8、多个接地的内电层可以有效地降低接地阻抗。例如，A信号层和B信号层采用各自单独的地平面，可以有效地降低共模干扰。

　　（3）POWER（Top），Siganl_1（Inner_1），GND（Inner_2），Siganl_2（Bottom）。显然，方案 3 电源层和地层缺乏有效的耦合，不应该被采用。那么方案 1 和方案 2 应该如何进行选择呢？一般情况下，设计人员都会选择方案 1 作为 4层板的结构。选择的原因并非方案 2 不可被采用，而是一般的 PCB 板都只在顶层放置元器件，所以采用方案 1 较为妥当。但是当在顶层和底层都需要放置元器件，而且内部电源层和地层之间的介质厚度较大，耦合不佳时，就需要考虑哪一层布置的信号线而言，底层的信号线较少，可以采用大面积的铜膜来与 POWER 层耦合；反之，如果元器件主要布置在底层，则应该选用方案 2 来制板。如果采用如图 11-1 所示的层叠结构，那么电源层和地线层本身就已经耦合，考虑对称性的要求，一般采用方案 1。

　　6层板在完成 4 层板的层叠结构分析后半岛bd体育，下面通过一个 6 层板组合方式的例子来说明 6 层板层叠结构的排列组合方式和优选方法。（1）Siganl_1（Top），GND（Inner_1），Siganl_2（Inner_2），Siganl_3（Inner_3）半岛bd体育，POWER（Inner_4），Siganl_4（Bottom）。方案 1 采用了 4 层信号层和 2 层内部电源/接地层，具有较多的信号层，有利于元器件之间的布线工作，但是该方案的缺陷也较为明显，表现为以下两方面。① 电源层和地线层分隔较远，没有充分耦合。② 信号层 Siganl_2（Inner_2）和 Siganl_3（Inner_3）直接相邻，信号隔离性不好，容易发生串扰。（2）Siganl_1（Top），Siganl_2（Inner_1），POWER（Inner_2），GND（Inne半岛bd体育r_3），Siganl_3（Inner_4），Siganl_4（Bottom）。方案 2 相对于方案 1，电源层和地线层有了充分的耦合，比方案 1 有一定的优势，但是 Siganl_1（Top）和 Siganl_2（Inner_1）以及 Siganl_3（Inner_4）和 Siganl_4（Bottom）信号层直接相邻，信号隔离不好，容易发生串扰的问题并没有得到解决。（3）Siganl_1（Top），GND（Inner_1），Siganl_2（Inner_2），POWER（Inner_3），GND（Inner_4），Siganl_3（Bottom）。相对于方案 1 和方案 2，方案 3 减少了一个信号层，多了一个内电层，虽然可供布线的层面减少了，但是该方案解决了方案 1 和方案 2 共有的缺陷。① 电源层和地线层紧密耦合。② 每个信号层都与内电层直接相邻，与其半岛bd体育他信号层均有有效的隔离，不易发生串扰。③ Siganl_2（Inner_2）和两个内电层 GND（Inner_1）和 POWER（Inner_3）相邻，可以用来传输高速信号。两个内电层可以有效地屏蔽外界对 Siganl_2（Inner_2）层的干扰和Siganl_2（Inner_2）对外界的干扰。

　　综合各个方面，方案 3 显然是最优化的一种，同时，方案 3 也是 6 层板常用的层叠结构。通过对以上两个例子的分析，相信读者已经对层叠结构有了一定的认识，但是在有些时候，某一个方案并不能满足所有的要求，这就需要考虑各项设计原则的优先级问题。遗憾的是由于电路板的板层设计和实际电路的特点密切相关，不同电路的抗干扰性能和设计侧重点各有所不同，所以事实上这些原则并没有确定的优先级可供参考。但可以确定的是，设计原则 2（内部电源层和地层之间应该紧密耦合）在设计时需要首先得到满足，另外如果电路中需要传输高速信号，那么设计原则 3（电路中的高速信号传输层应该是信号中间层，并且夹在两个内电层之间）就必须得到满足。

　　本身这个布线顺序并不一定是固定的，但是有一些标准和原则来约束：如top层和bottom的相邻层用GND，确保单板的EMC特性；如每个信号层优选使用GND层做参考平面；整个单板都用到的电源优先铺整块铜皮；易受干扰的、高速的、沿跳变的优选走内层等等。

　　产品有8组网口与光口，测试时发现第八组光口与芯片间的信号调试不通，导致光口8调试不通，无法工作，其他7组光口

　　线层阻抗设计较为特殊，L6层阻抗参考L5/L7层，L5层阻抗参考L4/L6层，其中L5/L6层互为参考层，中间未做地层屏蔽，光口8与芯片8之间线层间存在较长的平行信号线%长度）容易造成相互干扰，从而影响了阻抗的精准度，阻抗线的设计屏蔽层不完整，也造成阻抗的不连续性，其他7组部分也有相似问题，但相对较轻微。

　　L56层存在特殊设计（均为信号层，存在差分阻抗平行设计、相邻阻抗层间未设计参考地层），客户端未充分考虑相邻层走线存在的干扰，导致调试不通问题。

　　与客户沟通对叠层进行优化，将L45、L56、L67层结构进行了调整，介质层厚度分别由20.87mil、6mil、13mil 调整为5.12mil、22.44mil、5.12mil，将而L4、L7间的参考地层间的距离拉近，L56层互为参考且屏蔽不足的线路层距离拉远，减少干扰。